簡單加法器運算圖片

⑴ 什麼是一位全加器

能夠計算低位進位的二進制加法電路為一位全加器。而半加器電路指對兩個輸入數據位相加，輸出一個結果位和進位，沒有進位輸入的加法器電路。是實現兩個一位二進制數的加法運算電路。

一位全加器可以處理低位進位，並輸出本位加法進位。多個一位全加器進行級聯可以得到多位全加器。常用二進制四位全加器74LS283。

半加器沒有接收進位的輸入端，全加器有進位輸入端，在將兩個多位二進制數相加時，除了最低位外，每一位都要考慮來自低位的進位，半加器則不用考慮，只需要考慮兩個輸入端相加即可。

半加器有兩個輸入和兩個輸出，輸入可以標識為 A、B 或 X、Y，輸出通常標識為合 S 和進制 C。A 和 B 經 XOR 運算後即為 S，經 AND 運算後即為 C。

全加器引入了進制值的輸入，以計算較大的數。為區分全加器的兩個進制線，在輸入端的記作 Ci 或 Cin，在輸出端的則記作 Co 或 Cout。半加器簡寫為 H.A.，全加器簡寫為 F.A.。

半加器：半加器的電路圖半加器有兩個二進制的輸入，其將輸入的值相加，並輸出結果到和（Sum）和進制（Carry）。半加器雖能產生進制值，但半加器本身並不能處理進制值。

全加器：全加器三個二進制的輸入，其中一個是進制值的輸入，所以全加器可以處理進制值。全加器可以用兩個半加器組合而成。

⑵ 什麼是半加器和全加器,他們之間是怎樣運算的

數字系統中算術運算都是利用加法進行的，因此加法器是數字系統中最基本的運算單元。由於二進制運算可以用邏輯運算來表示，因此可以用邏輯設計的方法來設計運算電路。加法在數字系統中分為全加和半加，所以加法器也分為全加器和半加器。 半加器不考慮低位向本位的進位，因此它有兩個輸入端和兩個輸出端。
設加數（輸入端）為A、B ；和為S ；向高位的進位為Ci+1
函數的邏輯表達式為： S=A+B ； Ci+1=AB+1 由於全加器考慮低位向高位的進位，所以它有三個輸入端和兩個輸出端。
設輸入變數為（加數）A、B、 Ci-1，輸出變數為 S、 Ci+1
函數的邏輯表達式為：S=ABCi-1+ABCi-1+ABCi-1+ABCi-1=ABCi-1
Ci+1=ABCi-1+ABCi-1+ABCi-1+ABCi-1 =（AB）Ci-1+AB 因為加法器是數字系統中最基本的邏輯器件，所以它的應用很廣。它可用於二進制的減法運算、乘法運算，BCD碼的加、減法，碼組變換，數碼比較等

⑶ 畫出全加器邏輯圖並給出進位公式

二進制全加器

用於門電路實現兩個二進制數相加並求出和的組合線路，稱為一位全加器。一位全加器可以處理低位進位，並輸出本位加法進位。多個一位全加器進行級聯可以得到多位全加器。常用二進制四位全加器74LS283。提供與非門的是74LS86，有4個與非門。

加法器由一個加法位和一個進位位組成。 進位位可以通過與門實現。 加法位需要通過或門和與非門組建的異或門（需要與門將兩個邏輯門連接）實現。

將加法位和進位位連接，實現加法位輸出和進位位輸出。 通過以上幾步就已近組建好了一個半加器。 將兩個半加器和一個或門連接就組建成了一個全加器（二進制加法器）。

若想實現更多位數需要將跟多的全加器連接，一個全加器是二位，八個全加器連接就是八位，同樣n個相連就是n位。

參考資料來源：網路-全加器

⑷ 一位無進位二進制加法器例子

有人說：加法計算是計算機要做的唯一工作。因為有了加法器以後，就能做減法、乘法、除法等。那麼我們就來看看加法器的原理到底是什麼。

1、二進制加法表：

如上所示，一對二進制數相加的結果中具有兩個數位，其中一位叫做加法位，另一位則叫做進位位。比如1加1等於0，進位為1

加法位如下所示：

進位位如下所示：

不知道這里大家看懂了沒有？結合加法位和進位位的表格來看，舉個例子，當為二進制的1+1的時候，從表格就可以推算出，其加法位的結果為0，進位位的結果為1，那麼得到的二進制結果就為10。轉換為十進制也就是2了。

2、加法器
從二進制加法表，我們找到了規律，記住！發明的任何事物的前提都是找到了規律，然後通過規律來進行總結和利用！
那麼如果根據這個規律來做出一個可用的加法器呢？
我們知道電路通和斷是兩種狀態，而這兩種狀態如果添加上一個燈泡。那麼燈泡的亮和熄不就可以作為1和0來進行表示了嗎？
那麼我們就可以先把加法器的基本框架想像出來！

如上所示，兩排開關作為加數，而燈泡作為結果。
開關通電作為0，開關閉合作為1
燈泡亮作為1，燈泡熄作為0.
那麼我們接下來的事情，就是要設計出裡面的邏輯電路，讓燈泡表示的結果符合我們總結出來的二進製表中的規律。那麼加法器不就做成功了嗎？

3、加法器中的邏輯
上面我們說到進位的表格如下所示：

是不是很熟悉？我們的與門得到的結果似乎也是這樣的呀

那是否就意味著可以利用與門來計算兩個二進制加法的進位？沒錯！是的！

進位有這樣的規律，那麼加法位是否也有這樣的規律呢？
加法位的表格是這樣的：

雖然沒有直接的方法可以獲取到加法位的結果，但是你看下面！

通過一個或門+與非門能得到兩個輸出結果。這兩個輸出的結果和想要的結果的區別如下所示（這里的想要的結果，就是加法位的結果）

那麼這個時候你觀察下，或門的輸入+與非門的輸出，和想要的結果之間有什麼關聯嗎？
是的，這兩個結果做一個與的操作，就能得到想要的結果了！
即使用如下的電路圖，就能實現一個加法點陣圖標所示的邏輯！這個電路我們稱為異或門！

異或門的符號記為：

4、小結一下
1、將兩個二進制數相加將產生一個加法位和一個進位位，且這兩個演算法可以通過兩個邏輯門來實現！

XOR：表示的是異或門
AND：表示的是與門

2、知道邏輯門可以實現演算法後，我們可以使用下面的圖來表示加法位和進位位的輸出結果：

3、那為什麼上面得到的叫半加器呢？因為他不夠完善！半加器將兩個二進制數相加，得到一個加法位和一個進位位。但是絕大多數二進制是多餘1位的，半加器沒有做到的是將之前一次的加法可能產生的進位位納入到下一次運算。如下所示：

4、為了解決半加器的問題，我們接下來畫個新的圖：

分析該圖：最左邊第一個半加器的輸入A和輸入B，其輸出是一個加和及相應的進位。這個和必須與前一列的進位輸入相加，然後再吧他們輸入到第二個半加器中。第二個半加器的輸出和是最後的結果！

5、為什麼加法器需要144個繼電器？

6、如何使用全加器來組裝加法器？
a、這是組裝的最終結果

b、首先將最右端的兩個開關和最右端的一個燈泡連接到一個全加器上

當兩個二進制數相加時，第一列的處理方式和其他列有所不同，因為後面的幾列可能包括來自前面加法的進位，而第一列不會！所以加法器的進位輸入端是接地的。這表示第一位的進位輸入是一個0。第一列二進制數相加後很可能會產生一個進位輸出，這個進位輸出是下一列加法的輸入
c、加法器的8個全加器連接起來，應該就是如下圖所示：

d、則8位二進制加法器的示意圖如下所示：

⑸ 設計一位全加器，要求寫出真值表，邏輯表達式，畫出邏輯圖

一位全加器(FA)的邏輯表達式為：S＝A⊕B⊕Cin，Co＝AB＋BCin＋ACin，其中A，B為要相加的數，Cin為進位輸入，S為和，Co是進位輸出。

如果要實現多位加法可以進行級聯，就是串起來使用，比如32位+32位，就需要32個全加器；這種級聯就是串列結構速度慢，如果要並行快速相加可以用超前進位加法，

如果將全加器的輸入置換成A和B的組合函數Xi和Y（S0…S3控制）,然後再將X,Y和進位數通過全加器進行全加，就是ALU的邏輯結構結構。即 X＝f（A，B)，Y＝f（A，B），不同的控制參數可以得到不同的組合函數，因而能夠實現多種算術運算和邏輯運算。

(5)簡單加法器運算圖片擴展閱讀：

全加器使用注意事項：

1、從半加器的真值表、電路圖可以看出，半加器只能對單個二進制數進行加法操作，只有兩個輸入，無法接受低位的進位。

2、假設超前進位加法器中的每個門時延是t，對於4位加法，最多經過4t的時延，而且，即使增加更多的位數，其時延也是4t。

3、對比串列進位加法器和超前進位加法器，前者線路簡單，時延與參與計算的二進制串長度成正比，而後者則是線路復雜，時延是固定值。通常對於32的二進制串，可以對其進行分組，每8位一組，組內加法用超前進位加法器，組間進位則用串列進位。採用這種折中方法，既保證了效率，又降低了內部線路復雜度

⑹ 誰有計算1+1=10、10+10=100,11+10=101.....的電路圖

加法器是產生數的和的裝置。加數和被加數為輸入，和數與進位為輸出的裝置為半加器。若加數、被加數與低位的進位數為輸入，而和數與進位為輸出則為全加器。常用作計算機算術邏輯部件，執行邏輯操作、移位與指令調用。在電子學中，加法器是一種數位電路，其可進行數字的加法計算。在現代的電腦中，加法器存在於算術邏輯單元（ALU）之中。 加法器可以用來表示各種數值，如：BCD、加三碼，主要的加法器是以二進製作運算。由於負數可用二的補數來表示，所以加減器也就不那麼必要。
加法器電路原理
在計數體制中，通常用的是十進制，它有0，1，2，3，…，9十個數碼，用它們來組成一個數。但在數字電路中，為了把電路的兩個狀態（1態和0態）和數碼對應起來，採用二進制較為方便，二進制只有0和1兩個數碼。

⑺ 設計一個加法器

一、半加器
半加器是用於計算2個一個bit的二進制數a與b的和，輸出結果是sum（s）和進位carry（c）。在多bit數的計算中，進位c將作為下一相鄰bit的加法運算中。單個半加器的計算結果是2c+s。 真值表：
邏輯表達式：
Verilog描述為：
mole half_adder(
input a,
input b,
output c,
output s
);
assign c = a&b;
assign s = a^b;
endmole
電路圖如下：
二、全加器
全加器不同於半加器是，全加器帶有進位cin。輸入為a，b，cin，輸出為sum（s），進位carry（c），均是單bit信號。 s為a、b、cin三個單bit數的和，cout為a，b，cin三個數超過2後的進位。 真值表
邏輯表達式：
verilog描述：
mole full_add(
input a,
input b,
input cin,
output cout,
output s
);
assign s = a^b^cin;
assign cout = a&b | (cin & (a^b));
endmole
電路圖：
表示符號：
三、行波進位加法器
N-bit加法器可以根據1-bit全加器組合而成。每個全加器的輸出進位cout作為下一個全加器的輸入進位cin，這種加法器稱為行波進位加法器（Ripple-carry addr，簡稱RCA），如一個16bit加法器的結構如下所示，其中A、B為16bit的加數，S為A+B的和，c16為該加法器的輸出：
由上圖所知可以得到進位c16的結果依賴於c15,c14,c13,…c2,c1,c0，對於32bit，64bit等加法器，進位鏈將顯得更加長。所以，行波進位加法器設計簡單，只需要級聯全加器即可，但它的缺點在於超長的進位鏈，限制了加法器的性能。
mole rca #(width=16)(
input [width-1:0] A,
input [width-1:0] B,
output [width-1:0] sum,
output cout
);
wire [width:0] temp;
assign temp[0] = 0;

genvar i;
for(i=0;i<width;i=i

⑻ 數字邏輯電路，求電路圖！！用74LS192設計6進制減法計數器，外部反饋置數法

一、分析與方案選擇 

（一）首先要使用74LS192或40192設計一個4進制計數器和一個7進制計數器，然後通過數碼管來顯示狀態。兩種進制間的切換可以通過一個單刀雙擲開關來實現。其重點和難點在於設計一個4進制計數器和一個7進制計數器。

（二）通過分析74LS192和40192的特點，發現可以使用清零法來設計一個4進制計數器，而7進制則不能直接通過置數或者清零獲得。因此我選擇採用置數法將74LS192或40192設計的從0到7的8進制計數器改裝為從1到7的計數器，然後再通過一個減法器使從1到7的計數器變為從0到6的7進制計數器。而減法器可以使用集成加法器和四個異或門來實現。 

二、主要元器件介紹  在本課程設計中，主要用到了74LS192計數器、7447解碼器、74LS00與非門、7408與門、74LS136異或門、74283加法器、七段數碼顯示器和一個單刀雙擲開關等元器件。 

（一）十進制同步可逆計數器74LS192 功能如下： 

1、 非同步清零。74LS192的輸入端非同步清零信號CR，高電平有效。僅當CR=1時，計數器輸出清零，與其他控制狀態無關。 

2、步置數控制。LD非為非同步置數控制端，低電平有效。當CR=0,LD非=0時，D1D2D3D4被置數,不受CP控制。 

3、 加法計數器，當CR和LD非均無有效輸入時，即當CR=0、LD非=1,而減數計數器輸入端CPd為高電平，計數脈沖從加法計數端CPu輸入時，進行加法計數；當CPd和CPu條件互換時，則進行減法計數。 

4、保持。當CR=0、LD非=1（無有效輸入），且當CRd=CPu=1時，計數器處於保持狀態。 

5、進行加計數，並在Q3、Q0均為1、CPu=0時，即在計數狀態為1001時，給出一進位信號。進行減計數，當Q3Q2Q1Q0=0000，且CPd=0時，BO非給出一錯位信號。這就是十進制的技術規律。 

在設計過程中，我主要利用74LS192的計數功能，通過置數法和清零法將其改造為一個4進制計數器和一個7進制計數器。

五、總結

1、在電路模擬時候，覺得原理圖是正確的，但運行不出想要的結果，把74LS192換成了同樣是計數器的74LS161,結果可以實現4、7進制的轉換，知道是這個晶元本身特點，要根據它自身的性質來修改原理圖；

2、還有，接地的標號中要把Net選項選為GND，不然在PCB製作中將沒有接地這一個選項出現；

3、在PCB板製作時，要對元器件不斷調整位置來使排版最佳。

⑼ 全加器 是怎麼進行運算的

全加器有3個輸入端，A B 和C1，C1為進數輸入，輸出S為和，C2為進數輸出

當A B =1，C1=0，二進制的 1+1 = 10，所以輸出 S=0，進數輸出 C=1，如上圖橙色分段值顯示。

當A B = 1，C1=1時，二進數的 1+1+1=11，所以輸出 S=1，進數輸出 C=1，如上圖變化為藍色分段值顯示。